

MỞ ĐẦU

Tính cấp thiết của đề tài: Mã hóa kênh có vai trò quan trọng trong việc truyền dẫn thông tin số. Mục đích của mã hóa kênh là nhằm tăng khả năng tái tạo dữ liệu bị can nhiễu ở phía đầu thu.

Mã hóa kênh nói chung và mã hóa LDPC nói riêng cần giải quyết được ba vấn đề quan trọng là:

- Làm thế nào để tối ưu thuật toán giải mã để tăng khả năng sửa lỗi của mã, hoặc giảm độ phức tạp của quá trình giải mã?
- Làm thế nào để xây dựng được một bộ mã có khả năng sửa lỗi tốt nhất, với độ phức tạp của quá trình mã hóa, giải mã có thể chấp nhận được?
- Làm thế nào để xây dựng, tối ưu hóa những mô hình tích hợp mã có khả năng chống lỗi tốt nhất mà độ phức tạp của hệ thống có thể chấp nhận được.

Ngày nay, các dịch vụ trên mạng viễn thông gia tăng không ngừng trong khi nguồn tài nguyên của mạng viễn thông là hữu hạn. Vì vậy, việc khai thác nguồn tài nguyên của mạng viễn thông một cách hiệu quả là yêu cầu tiên quyết trong thiết kế hệ thống viễn thông số.

Việc nghiên cứu giải quyết những vấn đề liên quan đến mã hóa kênh không chỉ là đáp ứng yêu cầu thực tiễn cấp thiết trong việc tăng thông lượng kênh truyền mà còn có ý nghĩa khoa học khi đưa ra những công cụ mô phỏng và tính toán hiện đại vào lĩnh vực tạo ra bộ mã hóa kênh tối ưu.

Đề tài luận án: ***“Nghiên cứu xây dựng mã sửa sai có ma trận kiểm tra mật độ thấp trong truyền dẫn số”*** đi sâu nghiên cứu về mã sửa sai LDPC nhằm các mục tiêu sau:

- Nghiên cứu, xây dựng các ma trận sinh và ma trận kiểm tra của mã LDPC để tăng khả năng chống lỗi của mã;
- Nghiên cứu và đề xuất các mô hình tích hợp mã LDPC, giải quyết các bài toán về độ phức tạp và khả năng chống lỗi của hệ thống.

Đối tượng nghiên cứu của đề tài:

- Các kênh truyền dẫn có can nhiễu tạp âm phân bố AWGN, pha đình Rayleigh;
- Các hệ thống phân tập không gian, thời gian: V-BLAST, Alamouti;
- Hệ thống Internet sử dụng giao thức ARQ và lai ghép H-ARQ;
- Các mô hình hệ thống tích hợp mã URC, LDPC, ánh xạ.

Phương pháp nghiên cứu:

Sử dụng phương pháp nghiên cứu so sánh, mô phỏng, so sánh thử nghiệm hoạt động của mã LDPC trong các kênh truyền dẫn bằng các chương trình mô phỏng viết trên ngôn ngữ C++.

Cấu trúc của luận án gồm mở đầu, 3 chương và phụ lục:

Chương 1: Mã sửa sai có ma trận kiểm tra mật độ thấp LDPC.


Chương 2: Thiết kế ma trận sinh và ma trận kiểm tra của mã LDPC.

Chương 3: Xây dựng các hệ thống tích hợp mã LDPC.

CHƯƠNG 1: MÃ SỬA SAI CÓ MA TRẬN KIỂM TRA MẬT ĐỘ THẤP LDPC

1.1 Sự phát triển của mã sửa sai

Năm 1948 Claude E. Shannon đã phát hành những công trình nghiên cứu về lý thuyết toán học trong công nghệ truyền thông. Trong các công trình này Shannon phát triển các mô hình thuật toán cho phép giải quyết các vấn đề cơ bản trong truyền dẫn tín hiệu.



Hình 1.1: *Mô hình hệ thống truyền tin số*

Nguồn tin là: nơi tạo ra tin M , với xác suất là f_M ($M = m$). Entropy của M được xác định như sau:

$$H(M) = - \sum_m f_M(m) \cdot \log_2 f_M(m) \quad (1.1)$$

Mã hóa Nguồn: Bộ mã hóa nguồn loại bỏ những thông tin dư thừa của chuỗi đầu vào.

Mã hóa kênh: Bộ mã hóa kênh ghép thêm thông tin dư thừa vào chuỗi dữ liệu đầu vào. Mục đích của việc ghép thêm thông tin dư thừa vào nhằm tăng khả năng tái tạo lại dữ liệu bị can nhiễu ở phía đầu thu.

Kênh: Hàm xác suất truyền dẫn của kênh được định nghĩa là $f_{Y/X}(Y/X)$. Trong đó kênh truyền dẫn là kênh không nhớ.

Có hai dòng mã sửa sai chính đó là mã chập và mã khối.

Những năm gần đây, do sự phát triển của công nghệ tính toán đã hỗ trợ rất nhiều cho các bộ mã hóa khối yêu cầu khối lượng tính toán cao nên

với ưu điểm khả năng chống và sửa lỗi tốt hơn, các bộ mã hóa khối đã được sử dụng nhiều hơn trong thực tế.

Trong thời gian gần đây hai loại mã hóa chính được quan tâm và phát triển là mã Turbo và mã LDPC. Mackay và Neal thực nghiệm với mã LDPC có từ mã lớn và đã chứng minh rằng các mã LDPC có khả năng sửa lỗi cao hơn so với các mã Turbo, khi truyền dẫn qua các kênh truyền có phân bố tạp âm trắng kiểu Gauss AWGN (Additive White Gaussian Noise). So sánh với mã Turbo, mã LDPC có lợi thế không bị ảnh hưởng của hiện tượng sàn lỗi (Error Floor), hiện tượng này làm tỉ lệ lỗi bit phía đầu ra (BER) không thể giảm xuống giá trị cực nhỏ mặc dù tỉ số E_b/N_0 được tăng lên khá nhiều. Độ phức tạp tính toán của mã Turbo cao hơn so với LDPC khi độ dài từ mã tăng lên. So sánh với các dòng mã tiên tiến khác như mã Turbo ta thấy độ phức tạp của mã LDPC không lớn nên có thể áp dụng cho các thiết bị truyền hình dân dụng như các đầu thu số vệ tinh tiêu chuẩn DVB-S2 (Digital Video Broadcasting-Satellite 2).

1.2 Tổng quan mã LDPC

Mã LDPC thuộc họ mã khối, quan hệ giữa ma trận sinh G và ma trận kiểm tra H được biểu diễn bằng phương trình sau:

$$H_{M \times N} \cdot G_{N \times K}^T = 0_{M \times K} \quad (1.2)$$

Trong đó N là số bit mã, K là số bit thông tin và $M=(N-K)$ là số bit kiểm tra trong một từ mã. Giả sử một chuỗi bit thông tin $S_{1 \times K}$ ở đầu vào bộ mã hóa LDPC, có kích thước là K bit. Ở đầu ra bộ mã hóa LDPC nhận được một từ mã $C_{1 \times N}$, có độ dài từ mã là N bit mã. Quá trình mã hóa chuỗi bit thông tin đầu vào $S_{1 \times K}$ được thực hiện bằng cách nhân véc tơ chuỗi bit này với ma trận sinh $G_{K \times N}$ của bộ mã LDPC. Quá trình này được tiến hành như sau:

$$C_{1 \times N} = S_{1 \times K} \cdot G_{K \times N} \quad (1.3)$$

Tính hợp lệ của một từ mã được kiểm tra bằng phương trình kiểm tra từ mã sau:

$$Syndrome_{1 \times M} = C_{1 \times N} \cdot H_{N \times M}^T \quad (1.4)$$

Nếu từ mã này là từ mã hợp lệ, thì véc tơ *Syndrome* là một véc tơ 0. Trường hợp từ mã không hợp lệ véc tơ *Syndrome* là một véc tơ khác 0.

Quá trình tính toán ma trận sinh từ ma trận kiểm tra được tiến hành như sau. Giả sử: $C_{1 \times N}$ được tính theo (1.3) là từ của một mã LDPC chứa véc tơ chuỗi bit thông tin S ở phần cuối của từ mã này và phần đầu từ mã là véc tơ P chứa các bit kiểm tra.

Từ mã $\mathbf{C}$ có thể viết lại dưới dạng sau:

$$\mathbf{C}_{1 \times N} = (\mathbf{P}_{1 \times M} | \mathbf{S}_{1 \times K}) \quad (1.5)$$

Ma trận kiểm tra $\mathbf{H}_{M \times N}$ có thể viết lại dưới dạng hai ma trận liên kề $(\mathbf{A}_{M \times M} | \mathbf{B}_{M \times K})$, trong đó ma trận thành phần $\mathbf{A}$ là ma trận độc lập tuyến tính. Từ phương trình kiểm tra tính hợp lệ của từ mã (1.2), ta có thể viết lại như sau:

$$\mathbf{C} \cdot \mathbf{H}^T = \mathbf{C} \cdot (\mathbf{A} | \mathbf{B})^T = \mathbf{P} \cdot \mathbf{A}^T + \mathbf{S} \cdot \mathbf{B}^T = 0 \quad (1.6)$$

Ma trận $\mathbf{A}$ là độc lập tuyến tính, cho nên ta có thể tính được ma trận đảo $(\mathbf{A}^T)^{-1}$. Từ phương trình (1.6) suy ra:

$$\mathbf{P} = \mathbf{S} \cdot (\mathbf{B}^T \cdot (\mathbf{A}^T)^{-1}) \quad (1.7)$$

Từ phương trình (1.7), ta có thể suy ra ma trận sinh của mã LDPC như sau:

$$\mathbf{G}_{K \times N} = [(\mathbf{B}^T \cdot (\mathbf{A}^T)^{-1})_{K \times M} | \mathbf{I}_{K \times K}] \quad (1.8)$$

Tuy nhiên để tìm được một ma trận $\mathbf{A}$ có thể nghịch đảo được, tồn tại trong ma trận kiểm tra $\mathbf{H}$, ta phải thực hiện hoán vị các cột của ma trận $\mathbf{H}$ và kiểm tra tính độc lập tuyến tính của ma trận $\mathbf{A}$ bằng phương pháp toán học Gauss. Sau khi thực hiện hoán vị các cột của ma trận $\mathbf{H}$ được ma trận $\mathbf{A}$ là độc lập tuyến tính, ma trận $\mathbf{H}$ trở thành ma trận kiểm tra mới $\mathbf{H}_r$. Như vậy ma trận sinh của mã LDPC là ma trận sinh $\mathbf{G}$ được tính từ ma trận hoán vị $\mathbf{H}_r$ và phương trình kiểm tra từ mã hợp lệ phải dựa trên hai ma trận mới này. Thông thường việc tính toán ma trận sinh $\mathbf{G}$ của mã LDPC từ ma trận kiểm tra $\mathbf{H}_r$ là phức tạp, vì cần kiểm tra tính độc lập tuyến tính của các cột nhiều lần (sau mỗi lần hoán vị) và chiếm nhiều phép tính cho quá trình tính toán ma trận đảo.

1.3 Các phương pháp giải mã LDPC

Có hai phương pháp giải mã của LDPC: giải mã theo xác suất (Probability Decoding) hay còn gọi là giải mã bằng thuật toán truyền bá độ tin cậy BPA (Belief Propagation Algorithm) hoặc giải mã bằng thuật toán tích-tổng (Sum-Product Algorithm). Thuật toán này được đề xuất trong các tài liệu nghiên cứu của Gallager. Phương pháp giải mã thứ hai dựa trên thuật toán trao đổi thông tin MPA (Message Passing Algorithm) giữa các nút kiểm tra (Check Nodes) và nút biến số (Variable Nodes), trong ma trận kiểm tra của mã LDPC. Các thuật toán giải mã này ước lượng thông tin hậu nghiệm đầu ra bộ giải mã dựa trên các thông tin tiên nghiệm đầu vào

của chuỗi bit mã thu được, phần thông tin của chuỗi bit được tạo ra từ bên trong bộ giải mã và thông tin của kênh truyền dẫn (Channel Information)².

Nhận xét:

Mã LDPC có khả năng sửa lỗi tốt, sản lỗi hầu như không có và độ phức tạp tương đối nhỏ so với Turbo khi sử dụng từ mã ngắn, có thể khẳng định rằng mã LDPC hoàn toàn phù hợp với thiết kế chip, RAM của các thiết bị mã hóa và giải mã trong truyền hình.

Mã LDPC đã và đang được phổ biến rộng rãi trong hệ thống tiêu chuẩn truyền hình số mặt đất DVB - T2, DVC-2 và truyền hình số qua vệ tinh DVB-S2. Trong các chương tiếp theo, luận án sẽ đề xuất thiết kế và mô phỏng mô hình mã LDPC mới, phân tích, đánh giá, so sánh, với các mô hình lai ghép H-ARQ với mã LDPC, V-BLAST sử dụng mã LDPC nhằm cải thiện khả năng sửa lỗi của mã LDPC và giảm độ phức tạp của hệ thống lai ghép với mã LDPC, giúp đưa hệ thống lai ghép mã LDPC có khả năng áp dụng vào thực tế trong các hệ thống thu phát truyền hình số, nhất là các bộ máy phát, đầu thu settopbox.

CHƯƠNG 2: THIẾT KẾ MA TRẬN SINH VÀ MA TRẬN KIỂM TRA CỦA MÃ LDPC

2.1 Xây dựng các hàm phân bố

Trong chương này các ma trận sinh và ma trận kiểm tra của mã LDPC sẽ được thiết kế bằng các hàm phân bố mật độ rời rạc dừng, mục đích của thiết kế này nhằm cải thiện khả năng sửa lỗi của mã LDPC tại dải giá trị C/N thấp. Ma trận kiểm tra $\mathbf{H}$ của mã LDPC được thiết kế dựa trên các hàm phân bố mật độ cho nút thông tin và nút kiểm tra trong ma trận kiểm tra. Ma trận sinh $\mathbf{G}$ của mã LDPC được tính toán từ ma trận kiểm tra PCM $\mathbf{H}$ bằng phương pháp thuật toán rút gọn Gauss. Trong chương này, luận án đi sâu vào việc phân tích và thiết kế ma trận sinh $\mathbf{G}$ và ma trận kiểm tra $\mathbf{H}$ của mã LDPC theo quan hệ đã được đề cập:

$$\begin{aligned}\mathbf{G}_{k \times n} &= [\mathbf{I}_{k \times k} | \mathbf{A}_{k \times m}]; \\ \mathbf{H}_{m \times n} &= [\mathbf{A}_{m \times k}^T | \mathbf{I}'_{m \times m}]; \\ \Rightarrow \mathbf{G}_{k \times n} \cdot \mathbf{H}_{m \times n} &= \mathbf{0}_{k \times m}\end{aligned}\tag{2.1}$$

Trong đó k, n, m lần lượt là số bit thông tin, độ dài từ mã và số bit kiểm tra trong một từ mã LDPC; $\mathbf{I}_{k \times k}$, $\mathbf{I}'_{m \times m}$ là các ma trận đơn vị có kích thước là $(k \times k)$ và $(m \times m)$. Khả năng sửa lỗi của mã LDPC được thiết kế theo phương pháp này phụ thuộc hoàn toàn vào cấu trúc ma trận $\mathbf{A}_{k \times m}$. Để

² Thông tin a posteriori của chuỗi bit đầu ra bộ giải mã là tổng thông tin của kênh truyền, thông tin a priori đầu vào của chuỗi bit và thông tin của chuỗi bit *Extrinsic* được tính toán bên trong bộ giải mã.

các cột trong ma trận $\mathbf{A}_{kxm}$ có khoảng cách trung bình là lớn, thì hàm phân bố mật độ của các cột thuộc ma trận này phải là một hàm phân bố rời rạc. Các cột của ma trận này tương ứng với các bit mã kiểm tra trong từ mã LDPC, vì vậy chúng không những cần chứa đầy đủ thông tin kiểm tra các bit thông tin của từ mã, mà còn phải thỏa mãn tính rời rạc, không lặp lại giữa chúng. Để làm được điều này luận án đã đưa ra khái niệm hàm phân bố chuẩn rời rạc giới hạn đối với các cột của ma trận thành phần $\mathbf{A}_{kxm}$ của ma trận sinh $\mathbf{G}$ và hàm phân bố tương đối đều cho các hàng của ma trận này.

2.1.1. Xây dựng hàm phân bố cho ma trận thành phần

Trong phần thiết kế này, tác giả tạo ra ma trận thành phần $\mathbf{A}_{kxm}$ của ma trận sinh không chứa các cột có hàm trọng là 1 để tránh hiện tượng không độc lập tuyến tính giữa các cột của ma trận sinh hay tăng khả năng chứa các thông tin của các bit nguồn trong các bit mã LDPC, thiết kế các cột ma trận thành phần của ma trận sinh không chứa các cột có hàm trọng bằng 1 (do mã LDPC là mã hệ thống, nên ma trận sinh đã chứa ma trận đơn vị thành phần có hàm trọng của các cột bằng 1). Giả sử ma trận thành phần $\mathbf{A}_{kxm}$ có số hàng là K tương ứng với K bit thông tin, được thiết kế với các cột có hàm trọng bé nhất bằng 2, ta có thể nhận thấy xác suất để toàn bộ các cột của ma trận thành phần không trùng lặp nhau được tính bằng $(1-2^{1-K}).(1-2^{2-K})... (1-1/8).(1/4)$. Với K tương đối lớn xác suất này trở nên cực nhỏ, cụ thể với $K > 10$, giá trị xác suất này vào khoảng 0,125. Xác suất để các cột của ma trận thành phần không trùng lặp được tạo ra bằng $(1-\delta)$, trong đó δ là xác suất các cột của ma trận thành phần được tạo ra là trùng lặp nhau và xác suất này được giới hạn bởi giá trị $\delta(K) \leq 2^{1-K}$, với điều kiện $K > 1$. Khi tăng hàm trọng của các cột ma trận thành phần lên, thì xác suất trùng lặp cũng tăng cao, hay nói cách khác xác suất các hàng của ma trận không trùng lặp là giảm. Để tăng được hàm trọng các cột của ma trận $\mathbf{A}_{kxm}$, mà hạn chế sự suy giảm xác suất các cột của ma trận thành phần được tạo ra độc lập tuyến tính với nhau, ta thực hiện hàm phân bố xác suất cho các cột có hàm trọng bé nhất bằng 2 bằng giá trị $\rho(2)$ sau:

$$\begin{aligned} \rho(2) &= \frac{1}{K} ; \\ \rho(i) &= \frac{1}{i.(i-1)} \text{ với } i = 3, 4, \dots, K \end{aligned} \quad (2.2)$$

Như vậy giá trị hàm trọng trung bình các cột của ma trận $\mathbf{A}_{kxm}$ lúc này bằng $\ln K$. Tuy nhiên, việc phân bố xác suất tạo ra các cột có hàm trọng nhỏ nhất bằng hai phải đảm bảo mối liên kết giữa các cột có hàm trọng này

và các cột có hàm trọng cao hơn, đồng thời cũng đảm bảo tính trùng lặp giống nhau giữa các cột có hàm trọng tương ứng. Để đảm bảo lượng thông tin của các bit nguồn có trong bit mã là lớn nhất thì số lượng các cột có hàm trọng bé nhất, cụ thể ở đây là bằng 2 phải bằng $S = c \cdot \ln(K/\delta) \sqrt{K}$. Trong đó: c là một số dương rất nhỏ và bé hơn 1, δ là xác suất đã đề cập ở trên, K là số bit nguồn thông tin. Để phân bố có giới hạn hàm trọng là dừng, chúng ta sử dụng một hàm phân bố chặn trên được xác định như sau:

$$\tau(i) = \begin{cases} \frac{S}{K} \frac{1}{i} & \text{Voi } i = 2, \dots, \frac{2.K}{S} - 1 \\ \frac{S}{K} \log\left(\frac{S}{\delta}\right) & \text{Voi } i = \frac{2.K}{S} \\ 0 & \text{Voi } i > \frac{2.K}{S} \end{cases} \quad (2.3)$$

Trong đó giá trị $(\frac{2.K}{S})$ đảm bảo mỗi bit mã được tạo ra từ ít nhất hai bit nguồn thông tin ngẫu nhiên, hay hàm trọng bé nhất của các cột trong ma trận thành phần $\mathbf{A}_{kxm}$ bằng 2.

Tổng hợp tất cả phân bố trên ta được phân bố rời rạc chuẩn có giới hạn trên cho các hàm trọng của ma trận thành phần $\mathbf{A}_{kxm}$, hay nói cách khác là phân bố chuẩn rời rạc giới hạn trên cho các bậc của các bit kiểm tra như sau:

$$\lambda(i) = \frac{\rho(i) + \tau(i)}{Z} \quad (2.4)$$

Trong đó, $[Z = \sum_i \rho(i) + \tau(i)]$ là thành phần chuẩn hóa để đảm bảo phân bố tổng $\lambda(i)$ luôn nhỏ hơn hoặc bằng 1.

Khi tăng hàm trọng tối thiểu các cột của ma trận thành phần $\mathbf{A}_{kxm}$ lên lớn hơn 2, ta nhận thấy xác suất để các cột của ma trận không trùng lặp nhau, hay xác suất để lượng thông tin trong các bit kiểm tra là lớn nhất bị giảm đi rõ rệt. Mặt khác, giá trị trung bình hàm trọng các cột của ma trận này cũng tăng lên, vì vậy giá trị trung bình bậc các bit kiểm tra sẽ tăng lên và điều này sẽ làm số lượng phép tính giải mã của mã LDPC tăng tỉ lệ với hàm trọng cực tiểu của ma trận $\mathbf{A}_{kxm}$. Trong trường hợp tổng quát, nếu chúng ta thiết kế hàm trọng bé nhất của các cột ma trận thành phần là t , có thể viết lại hàm phân bố chuẩn rời rạc có giới hạn cho các cột của ma trận $\mathbf{A}_{kxm}$ thuộc ma trận sinh của mã LDPC như sau:

$$\lambda(x) = \frac{1}{Z} \left[1 + \frac{S}{K} \right] \cdot x^t + \sum_{i=2, t, \dots, (\frac{K \cdot t}{S} - 1)} \frac{t}{Z} \left[\frac{1}{i \cdot (\frac{i}{t} - 1)} + \frac{S}{K} \cdot \frac{1}{i} \right] \cdot x^i + \frac{S}{Z \cdot K} \cdot \left[\ln \frac{S}{\rho} + \frac{1}{(\frac{K}{S} - 1)} \right] \cdot x^{\frac{K \cdot t}{S}} \quad (2.5)$$

Trong đó t là số nguyên dương, K là số bit thông tin có trong từ mã, $(0 < \delta < 1)$, $\left[S = c \cdot \sqrt{K} \ln\left(\frac{K}{\delta}\right) \right]$ và Z là phân số chuẩn hóa đảm bảo tổng xác suất của hàm phân bố luôn bằng 1. Hàm phân bố trong phương trình (2.5) có bậc lớn nhất của cột là $(\frac{K \cdot t}{S})$ để đảm bảo mỗi bit thông tin được kiểm tra ít nhất bằng t các bit kiểm tra, mà vẫn đảm bảo khoảng cách cực tiểu của các cột trong ma trận sinh thành phần là lớn nhất.

2.1.2 Xây dựng hàm phân bố cho các bit thông tin

Thông thường các hàm tạo chuỗi số nguyên ngẫu nhiên được biểu diễn bằng công thức sau:

$$I_{j+1} = (a \cdot I_j + C) \bmod M \quad (2.6)$$

Trong đó M là số cơ số của hàm cộng modulo được sử dụng, a và c là các số nguyên được gọi là số nhân và số tăng tương ứng. Để đạt được hàm phân bố mật độ đồng đều đối với các bit thông tin, dưới đây ta áp dụng hai phương pháp tạo chuỗi ngẫu nhiên. Phương pháp thứ nhất là tạo một số nguyên ngẫu nhiên từ phép dịch tổng hai số nguyên bất kỳ trong chuỗi nguyên sau khi đã lấy modulo $2b$, trong đó $2b$ tương ứng với số phần tử nhớ của thanh ghi dịch. Hàm tạo chuỗi nguyên bằng phương pháp thứ nhất được xác định như sau:

$$I_n = [(I_{n-j} + I_{n-k}) \bmod 2b] \text{rot } r \quad (2.7)$$

Trong đó, rot là ký hiệu của hàm quay (hay hàm dịch). Các bit đại diện cho các số nguyên $[(I_{n-j} + I_{n-k}) \bmod 2b]$ được dịch quay vòng r các vị trí bit. Phương pháp thứ hai là phương pháp dịch trước các bit đại diện cho số nguyên I_{n-j} và I_{n-k} đi tương ứng r_1 và r_2 vị trí, trước khi thực hiện cộng modulo 2. Hàm tạo chuỗi theo phương pháp thứ hai được xác định như sau:

$$I_n = [(I_{n-j} \text{rot } r_1 + I_{n-k} \text{rot } r_2)] \bmod 2b \quad (2.8)$$


Hai phương trình tạo chuỗi ngẫu nhiên trên được áp dụng cùng với điều kiện của bậc các bit thông tin như sau:

$$d_m \leq \overline{D}_m \quad (2.9)$$

$$\bar{D}_m = \left[\frac{1-r}{r} (\bar{d}_c - 1) \right]$$

Trong đó d_m là bậc của các bit thông tin, $\bar{D}_m$ là bậc trung bình của các bit thông tin và d_c là bậc trung bình của các bit kiểm tra thuộc từ mã LDPC.

Hình 2.2 là đồ thị Histogram phân bố mật độ bậc của các bit thông tin sử dụng các phương pháp tạo chuỗi nguyên ngẫu nhiên khác nhau. Như có thể nhận thấy trong hình 2.2, chuỗi số nguyên được tạo ra bằng hàm ngẫu nhiên trong ngôn ngữ lập trình C có phân bố rải rác từ 1 đến 12, trong khi đó chuỗi số nguyên được tạo ra bằng hai phương pháp dịch bit có phân bố trong khoảng hẹp hơn từ 2 đến 6. Khi áp dụng hai phương pháp dịch bit nói trên với điều kiện đối với bậc của các bit thông tin thỏa mãn phương trình (2.9), thì kết quả chuỗi số nguyên đầu ra có phân bố tập trung quanh giá trị 4. Điều đó có nghĩa là việc sử dụng hai phương pháp dịch bit phối hợp với điều kiện trong phương trình (2.9) cho phép tạo ra hàm phân bố mật độ đồng đều cho các bit thông tin trong từ mã LDPC. Hay nói cách khác, việc sử dụng hai phương pháp này đem lại phân bố hàm trọng đồng đều cho các hàng trong ma trận sinh thành phần.




Hình 2.2: Phân bố mật độ cho các bit thông tin

2.2 Mô phỏng, đánh giá mã LDPC được thiết kế

Bảng 2.1: Các thông số mô phỏng mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) và thông số $t = 2$

Kênh tạp nhiễu	AWGN
Các thông số trong Phương trình (2.5)	$\delta = 0.5, c=0, t=2$
Tổng số bit thông tin	10^6 bit
Tỉ lệ mã	1/3
Kiểu điều chế	QPSK
Số lần lặp giải mã	0,2,4,6
Mã LDPC sử dụng hàm phân bố bậc các bit thông tin trong phương trình (2.6)	Ký hiệu là LDPC loại I
Mã LDPC sử dụng hàm phân bố bậc các bit thông tin trong phương trình (2.6) và (2.7)	Ký hiệu là LDPC loại II
Mã LDPC sử dụng hàm phân bố bậc các bit thông tin trong phương trình (2.6), (2.7) cùng với điều kiện bậc trung bình của các bit thông tin trong p.trình (2.9)	Ký hiệu là LDPC loại III



Hình 2.3: Mô phỏng khả năng sửa lỗi khác nhau của mã LDPC (1200, 1800), sử dụng cùng hàm phân bố mật độ đối với các bit kiểm tra cho trong phương trình (2.5) và sử dụng các hàm phân bố mật độ khác nhau cho các bit thông tin trong từ mã LDPC.

Hình 2.3 là kết quả mô phỏng khả năng sửa lỗi khác nhau của mã LDPC (1200, 1800) sử dụng cùng hàm phân bố mật độ cho các bit kiểm

tra cho trong phương trình (2.5) và các hàm phân bố mật độ cho các bit thông tin khác nhau ở trên. Các thông số của mã LDPC cho trong phương trình (2.5) là: $\delta=0,5$; $c=0,1$; $t=2$.

Có thể thấy khả năng sửa lỗi của mã LDPC (1200, 1800), khi sử dụng bộ tạo chuỗi nguyên ngẫu nhiên bằng phương pháp dịch bit kết hợp với điều kiện đối với bậc của các bit thông tin trong phương trình (2.9), tốt hơn hẳn so với các phương pháp khác.


Như vậy mã LDPC có hàm phân bố mật độ cho các bit thông tin sử dụng phương pháp tạo chuỗi số nguyên được thiết kế như đã trình bày trong mục này, có khả năng sửa lỗi tốt hơn nhiều so với các phương pháp thông thường khác. Khả năng sửa lỗi của mã LDPC (1200,3600) có hàm phân bố mật độ cho trong phương trình (2.5) và $t>1$, phụ thuộc vào số lần lặp giải mã.

Bảng 2.2: Thông số mã LDPC được sử dụng trong mô phỏng


Các thông số trong Phương trình (2.5)	$\delta = 0.5, c=0.1$
Tổng số bit thông tin	1200.1000 bit
Mã LDPC (1200,2400) và LDPC (1200,3600)	có $t=2$
Mã LDPC (1200,1800)	có $t=3$
Tỷ lệ mã LDPC tương ứng	1/3, 1/2, 2/3
Số lần lặp cực đại	20
Kiểu điều chế	QPSK
Kênh truyền	AWGN, fading Rayleigh không tương quan

Ví dụ giữa số lần lặp giải mã là 4 và 6, khoảng cách giữa hai giá trị tỉ số E_b/N_0 yêu cầu để đạt được giá trị BER ở đầu ra $<10^{-5}$ là 1dB. Hay nói cách khác, với 6 lần lặp giải mã, mã LDPC (1200,3600) lợi hơn 1 dB giá trị E_b/N_0 so với sử dụng 4 lần lặp giải mã. Ta có thể thấy với thông số $t=2$, mã LDPC (1200,3600) đạt giá trị BER = 10^{-5} tại $E_b/N_0 = 3,5\text{dB}$.

Khi tăng kích thước ma trận sinh và ma trận kiểm tra của mã LDPC lên đến LDPC (12.000,36.000) có thể thấy khả năng sửa lỗi của mã LDPC cũng tăng lên. Như có thể nhận thấy trong hình 2.5, mã LDPC (12.000, 36.000) đạt tỉ số lỗi bit BER $<10^{-5}$ tại giá trị $E_b/N_0 = 2,8\text{ dB}$ lợi 0,7 dB so với mã LDPC (1200, 3600) có kích thước ma trận sinh và ma trận kiểm tra nhỏ hơn.




Hình 2.4: Mã LDPC (1200,3600) có hàm phân bố mật độ cho trong phương trình (2.5) và $t = 2$




Hình 2.5: Mô phỏng khả năng sửa lỗi của mã LDPC khi tăng kích thước ma trận sinh và ma trận kiểm tra lên 10 lần

Phân tích khả năng sửa lỗi của mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) với các thông số $t > 1$ và các tỉ lệ mã khác nhau cho trong bảng 2.2. Hình 2.6 là mô phỏng so sánh khả năng sửa lỗi của các mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) và mã LDPC có hàm phân bố mật độ của ma trận sinh là đồng đều.



Hình 2.6: So sánh khả năng sửa lỗi của các mã khi truyền qua kênh AWGN, sử dụng kiểu điều chế QPSK



Hình 2.7: So sánh khả năng sửa lỗi của các mã khi truyền qua kênh Rayleigh không tương quan, sử dụng kiểu điều chế QPSK

Qua quan sát kết quả mô phỏng trong hình 2.6, với kênh truyền chịu tác động tạp nhiễu AWGN, sử dụng kiểu điều chế QPSK ta có thể rút ra nhận xét: Các mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) có đường cong đồ thị quan hệ BER và E_b/N_0 là đường cong liền nét như trong hình vẽ 2.6, đạt giá trị tỉ lệ lỗi bit BER $< 10^{-5}$ tại E_b/N_0 thấp hơn khoảng 1dB so với mã LDPC có hàm phân bố mật độ đồng đều có đường cong đồ thị là đường đứt nét.

Nói cách khác mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) có khả năng sửa lỗi tốt hơn so với mã LDPC có hàm phân bố mật độ đồng đều, khi truyền trong kênh có tạp nhiễu AWGN. Tương tự như vậy đối với kênh tạp nhiễu pha đỉnh Rayleigh không tương quan, các mã LDPC có hàm phân bố mật độ cho trong phương trình (2.5) đạt cùng giá trị BER $<10^{-5}$ ở các giá trị BER thấp hơn so với mã LDPC có hàm phân bố mật độ đồng đều, như được thể hiện trong hình 2.7.

Nhận xét:

Mã LDPC có hàm phân bố $\lambda(x)$ và $v(x)$ tương ứng với cột và hàng của ma trận sinh thành phần $\mathbf{G}$ được đề xuất và thiết kế trong chương này, có khả năng sửa lỗi tốt hơn 1dB so với mã LDPC có hàm phân bố mật độ đồng đều. Hơn nữa mã LDPC được thiết kế có ma trận kiểm tra được suy trực tiếp từ ma trận kiểm tra của mã, mà không cần thiết phải thực hiện các phép tính toán phức tạp để tính ma trận sinh từ ma trận kiểm tra như đối với các mã LDPC thông thường.

Khả năng sửa lỗi của mã LDPC được thiết kế trong chương 2 sẽ được thể hiện rõ hơn khi nó được sử dụng trong các hệ thống thông tin tích hợp mã. Trong chương 3, sẽ xây dựng các hệ thống tích hợp mã LDPC có ma trận sinh và ma trận kiểm tra được đề xuất và thiết kế trong chương 2 và thực hiện phân tích và so sánh với các mô hình tích hợp mã khác để làm rõ những ưu điểm của phương án đề xuất.

CHƯƠNG 3: XÂY DỰNG CÁC HỆ THỐNG TÍCH HỢP MÃ LDPC

3.1 Hệ thống thông tin

3.1.1 Hệ thống thu phát phân tập MIMO

Hệ thống MIMO có thể được phân chia làm hai loại tăng ích:

- Tăng ích ghép kênh theo không gian: cung cấp thông lượng¹ truyền dẫn cao nhất.
- Tăng ích theo phân tập: mục đích tối thiểu xác suất lỗi P_e , cho phép chống lại pha đỉnh và tăng khả năng độ tin cậy, chất lượng dịch vụ QoS của hệ thống.

3.1.1.1 Mô hình hệ thống phân tập

- Mỗi cặp ăng ten thu và phát tạo ra một đường truyền dẫn thẳng từ máy phát đến máy thu. Bằng cách gửi cùng một thông tin trên nhiều đường

¹ Thông lượng có ích được định nghĩa là tỉ số giữa các bit thông tin đúng trên tổng số các bit được truyền.

truyền dẫn thẳng giữa máy phát và thu khác nhau, nhờ đó máy thu có thể thu được nhiều bản sao của symbol dữ liệu bị can nhiễu pha đình bởi kênh truyền khác nhau. Vì vậy độ tin cậy thu tăng lên.

- Nếu độ tăng ích phân tập là d có nghĩa là trong khoảng tỉ số S/N cao, xác suất lỗi suy giảm với tốc độ $\frac{1}{(S/N)^d}$ so với tốc độ suy giảm $\frac{1}{(S/N)}$ của hệ thống đơn máy thu - phát SISO.

- Độ tăng ích phân tập cực đại d_{max} là số các đường tín hiệu độc lập tuyến tính tồn tại giữa máy phát và máy thu.

- Một hệ thống (M_R, M_T) sẽ có tổng số đường truyền dẫn từ máy thu đến máy phát là $M_R \cdot M_T$, với điều kiện:

$$1 \leq d \leq d_{max} = M_R \cdot M_T \quad (3.1)$$

- Một hệ thống có độ tăng ích phân tập càng lớn thì xác suất lỗi P_e càng nhỏ.

3.1.1.2 Mô hình hệ thống ghép kênh theo thời gian

Giả sử các kênh truyền đơn của hệ thống MIMO M_T, M_R tạo ra $m = \min(M_T, M_R)$ kênh truyền dẫn độc lập tuyến tính SISO giữa máy phát và máy thu. Chúng ta có thể truyền một lượng m symbols dữ liệu khác nhau tại bất cứ thời điểm nào.

Hệ thống V-BLAST là một mô hình cụ thể của hệ thống đa đầu vào ra (MIMO) bao gồm nhiều bộ thu phát có ăng ten riêng biệt được thiết kế trên các lớp khác nhau trong cùng một hệ thống truyền dẫn. Mục đích của hệ thống V-BLAST nhằm tăng khả năng thông lượng kênh truyền bằng cách phân chia dòng dữ liệu đầu vào hệ thống thành M dòng dữ liệu thứ cấp và mỗi dòng dữ liệu này được mã hóa thành các symbol, sau đó các symbol này được truyền đến các máy phát tương ứng.


3.1.2 Hệ thống thông tin hồi đáp ARQ

Trong giao thức mạng ARQ, nguồn tín hiệu được chia thành nhiều gói dữ liệu, mỗi gói dữ liệu chứa thông tin phân đầu H. Các gói dữ liệu thu được ở phía thu sẽ được kiểm tra bằng mô hình kiểm tra mã dư thừa có chu kỳ CRC (Cyclic Redundancy Checking), để phát hiện các lỗi trong gói thu được. Khi máy thu phát hiện lỗi, nó sẽ gửi tín hiệu qua kênh hồi tiếp đến máy phát để yêu cầu máy phát phát lại gói bị lỗi.

Có ba mô hình ARQ cơ bản sử dụng các giao thức khác nhau, đó là: Dừng và Chờ, Quay lại N bước và Giao thức lặp có lựa chọn.

3.2 Hệ thống V-BLAST tích hợp mã LDPC

Mô hình hệ thống tích hợp V-BLAST và mã LDPC được thể hiện trong hình 3.1. Tại phía phát, các bit thông tin được mã hóa bằng mã LDPC thiết kế trong chương 2, sau đó được ánh xạ thành các symbol QPSK tại bộ điều chế sử dụng chế ánh xạ phân đoạn. Các symbol này sau đó được mã hóa bằng bộ mã hóa V-BLAST và truyền dẫn bằng 4 ăng ten qua kênh tạp nhiễu Rayleigh băng hẹp có tương tác và tần số Doppler chuẩn hóa bằng 0,01. Tại phía máy thu, các tín hiệu thu được giải mã bằng bộ giải mã V-BLAST. Đầu ra bộ giải mã V-BLAST được chuyển sang bộ giải điều chế QPSK, bộ này đồng thời nhận thông tin tiên nghiệm từ bộ giải mã LDPC. Các giá trị $LLRs$ tại đầu ra bộ giải điều chế QPSK sau đó được chuyển tới bộ giải mã LDPC và được coi là thông tin tiên nghiệm.



Hình 3.1: Mô hình tích hợp mã LDPC và hệ thống V-BLAST

Quá trình giải mã LDPC được hỗ trợ bởi khối kiểm tra từ mã hợp lệ như hình 3.1. Các giá trị $LLRs$ đầu ra của bộ giải mã LDPC tương ứng với các giá trị thông tin đầu ra hậu nghiệm $LLRs$, khi và chỉ khi bộ kiểm tra từ mã đúng của bộ giải mã LDPC xác định từ mã $\mathbf{C}$ là hợp lệ bằng phương trình kiểm tra mối quan hệ $[\mathbf{S} = \mathbf{C} \cdot \mathbf{H}^T = \mathbf{0}]$. Tuy nhiên, nếu giá trị $\mathbf{S} \neq \mathbf{0}$, thì các $LLRs$ đầu ra của bộ giải mã LDPC không còn tiếp tục được coi là thông tin hậu nghiệm $LLRs$ nữa. Thay vào đó, chúng đóng vai trò là thông tin ngoại lai, được tính toán bằng hiệu giữa thông tin đầu ra hậu nghiệm và thông tin đầu vào tiên nghiệm. Như trong hình 3.1, các giá trị $LLRs$ đầu ra bộ giải mã LDPC được hồi tiếp về đầu vào bộ giải điều chế QPSK và được coi là thông tin tiên nghiệm $LLRs$. Quá trình giải mã được thực hiện bằng cách lặp hồi tiếp liên tục các thông tin ngoại lai giữa hai bộ giải mã LDPC và bộ giải điều chế QPSK, cho đến khi tất cả từ mã

LDPC thu được là hợp lệ hoặc số lần lặp đạt giá trị cực đại đã được xác định từ trước. Trong lần lặp cuối cùng, các giá trị $LLRs$ ở đầu ra bộ giải mã LDPC được truyền đến khối quyết định cứng để khôi phục lại các bit thông tin ban đầu.

Mô hình tích hợp mã kênh khác và hệ thống V-BLAST này là mô hình tích hợp mã chập đệ quy RSC được sử dụng làm mã ngoài và mã có tỉ lệ mã bằng một URC đóng vai trò là mã trong. Lợi ích của việc sử dụng mã RSC tích hợp với mã URC là đáp ứng xung của hệ thống có một phần tử nhớ vô hạn, nó sẽ hỗ trợ hệ thống khai thác một cách hiệu quả các thông tin ngoại lai, thậm chí khi sử dụng hệ thống tráo có thời gian trễ cực ngắn. Trong hệ thống này, các bit thông tin ban đầu được mã bằng bộ mã hóa xoắn và bộ mã hóa URC, trước khi được ánh xạ bằng bộ điều chế QPSK bằng phương pháp phân bố Gray và cuối cùng được phát đi bằng hệ thống V-BLAST như trong sơ đồ tích hợp với mã LDPC hình 3.1. Máy thu của hệ thống này thực hiện quá trình giải mã lặp giữa bộ giải mã RSC và bộ giải mã URC.


Trong sơ đồ hệ thống tích hợp mã LDPC và V-BLAST hình 3.1, bộ mã hóa LDPC đóng vai trò bộ mã ngoài và bộ điều chế QPSK với phân bố theo kiểu phân đoạn đóng vai trò bộ mã trong. Quá trình giải mã lặp được thực hiện bằng cách trao đổi thông tin ngoại lai $LLRs$ giữa bộ giải mã LDPC và bộ giải điều chế tại máy thu.

Hình 3.2 là các đồ thị quan hệ BER và E_b/N_0 của hệ thống V-BLAST tích hợp mã LDPC và hệ thống tích hợp mã RSC-URC, khi độ dài tráo bằng $L = 2.400$ bit và $L = 24.000$ bit. Khi sử dụng độ dài tráo $L = 2.400$ bit, hệ thống V-BLAST tích hợp mã LDPC đạt tỉ số BER $\leq 10^{-6}$ tại $E_b/N_0 = 6,5\text{dB}$, trong khi đó hệ thống V-BLAST tích hợp mã RSC-URC yêu cầu tỉ số E_b/N_0 hơn 11 dB để đạt được cùng tỉ số lỗi bit BER.

Khi tăng độ dài tráo lên 24.000 bit, như quan sát trong hình 3.2, đường cong quan hệ tỉ lệ lỗi bit BER và E_b/N_0 cả hệ thống V-BLAST tích hợp mã RSC - URC được cải thiện nhiều hơn so với hệ thống V-BLAST tích hợp mã LDPC, tuy nhiên hệ thống V-BLAST tích hợp mã RSC-URC vẫn đòi hỏi tỉ số E_b/N_0 cao hơn 5 dB để đạt được tỉ số lỗi bit BER đầu ra $\leq 10^{-6}$. Trong khi đó, hệ thống V-BLAST tích hợp mã LDPC chỉ yêu cầu tỉ số $E_b/N_0 = 4,5\text{dB}$ để đạt được cùng tỉ lệ lỗi bit trên.

Sự khác nhau về độ phức tạp của hai hệ thống này chủ yếu là do hai bộ giải mã LDPC và bộ giải mã RSC-URC. Hệ thống tích hợp mã LDPC được thiết kế trong chương 2 tốt hơn hẳn hệ thống tích hợp mã RSC-URC đã được biết đến. Cụ thể, với độ dài tráo ngắn $L = 2.400$ bit hệ thống tích hợp LDPC lợi hơn 5 dB so với các hệ thống tích hợp mã RSC-URC với L

= 24.000 bit độ tăng ích này vào khoảng 0,5dB. Khi truyền dẫn tín hiệu qua kênh can nhiễu tương quan MIMO sử dụng các thông số trong bảng 3.1, độ phức tạp của hệ thống V-BLAST tích hợp mã LDPC cao hơn 2.88 lần độ phức tạp của hệ thống B-BLAST tích hợp RSC-URC.



Hình 3.2: Mô phỏng quan hệ BER và E_b/N_0 của các hệ thống V-BLAST tích hợp các mã kênh khác nhau.


Tiếp theo, luận án thiết kế một hệ thống thông tin Lai ghép - Tự động yêu cầu phát lại, gọi tắt là H-ARQ (Hybrid-Automatic Repeat reQuest) tích hợp với mã LDPC được đề xuất và thiết kế trong chương 2.

3.3 Hệ thống H-ARQ tích hợp mã LDPC

Có hai loại mô hình H-ARQ cơ bản: mô hình H-ARQ loại I và mô hình H-ARQ loại II. Máy phát của mô hình H-ARQ loại I phát lại cả phần thông tin và phần thông tin dư thừa để sửa lỗi của các gói dữ liệu bộ lỗi, khi máy phát nhận được thông tin yêu cầu phát lại từ máy thu ngoại vi. Thông thường, việc phát lại cả phần bit thông tin và bit kiểm tra sẽ gây ra sự suy giảm hiệu quả thông lượng truyền dẫn. Do đó, hệ thống H-ARQ loại I thường được thay thế bằng hệ thống H-ARQ loại II. Trong hệ thống H-ARQ loại II, phần thông tin và phần kiểm tra được phát đi lần thứ nhất. Tuy nhiên, trong lần thứ hai truyền dẫn chỉ có phần bit kiểm tra được truyền thêm. Máy thu sẽ sử dụng phần kiểm tra trong tất cả các quá trình truyền dẫn để sửa lỗi thông tin thu được.

Hệ thống H-ARQ có thể kết hợp được cả kỹ thuật phát lại và các thuật toán sửa lỗi hay phát hiện lỗi nhằm mục đích tăng hiệu quả hoạt động của các hệ thống thông tin vô tuyến trong các kênh truyền bị ảnh hưởng tạp

nhiều. Để đạt được giá trị BER thấp, các hệ thống H-ARQ có sự trợ giúp của kỹ thuật điều chế. Quá trình giải mã lặp được thực hiện bằng cách trao đổi thông tin giữa bộ giải mã FEC và bộ giải ánh xạ bit sang symbol của bộ giải điều chế.



Máy thu được tích hợp kỹ thuật kiểm tra từ mã hợp lệ. Khi đầu ra bộ giải mã LDPC là một từ mã không hợp lệ, máy thu sẽ yêu cầu máy phát phát lại một phần thông tin kiểm tra của từ mã không hợp lệ. Bộ giải mã LDPC vẫn giữ các giá trị LLRs của các bit thông tin được tạo ra từ quá trình trao đổi thông tin giữa phần thông tin và phần kiểm tra trước đó của ma trận kiểm tra $\mathbf{H}$. Phần thông tin kiểm tra mới của ma trận kiểm tra $\mathbf{H}$ tiếp tục thực hiện thuật toán trao đổi thông tin với sự trợ giúp của các giá

trị $LLRs$ đã được cập nhật trước đó, cho đến khi đạt được từ mã hợp lệ hoặc số lần phát lại đạt giá trị cực đại mặc định.

Cấu trúc hệ thống H-ARQ tích hợp mã LDPC

Dữ liệu nguồn được đóng gói tại bộ đóng gói giao thức mạng Internet tại máy phát, trước khi đưa tới khối mã hóa LDPC. Một khung của K gói IP được lưu tại bộ đệm và sau đó đưa qua bộ mã LDPC. Thực tế, do số các bit trong phần đầu gói IP và ít hơn rất nhiều so với phần dữ liệu, vì vậy tác giả sử dụng mã LDPC có tỉ lệ mã thấp để bảo vệ phần thông tin đầu này, mà không làm thay đổi nhiều kích thước phần đầu. Một từ mã LDPC bao gồm K bit của gói IP và M bit kiểm tra. Các từ mã LDPC tại đầu ra bộ mã hóa LDPC được thực hiện tráo bằng bộ tráo có độ dài tráo bằng n bit và sau đó được đưa tới bộ ánh xạ 4 bit cho một symbol của bộ điều chế 16-QAM, trong đó n là độ dài tổng của từ mã LDPC. Mô hình nối tiếp như trên là mô hình H-ARQ tích hợp mã LDPC có sử dụng giải mã lặp giữa bộ ánh xạ và bộ giải mã LDPC.

Kết quả mô phỏng

Các thông số mô phỏng được sử dụng trong Mô hình 1, Mô hình 2, Mô hình 3, Mô hình 4, Mô hình 5 và Mô hình 6 được đưa trong bảng 3.1 Hình 3.4 và 3.5 biểu diễn quan hệ BER và E_b/N_0 của các mô hình hệ thống H-ARQ sử dụng các thông số khác nhau trong bảng 3.1.


Bảng 3.1: Các thông số mô phỏng

Tỉ lệ mã r của mã LDPC	$\frac{1}{2}$
Các thông số của hàm phân bố mật độ trong bảng 2.5	$\delta = 0,5; c=0,1; t=2$
Số lần lặp cực đại mặc định cho bộ giải mã LDPC $I_{\max}$	12, 20
Số lần lặp cực đại giữa bộ giải ánh xạ và bộ giải mã LDPC	2, 4
Số bit thông tin	10^6 bit
Kiểu điều chế	16-QAM
Loại kênh	AWGN
Kiểu ánh xạ	Phân đoạn và mã Gray
Kiểu H-ARQ	H-ARQ loại II
Mô hình hệ thống H-ARQ tích hợp mã LDPC	Ký hiệu là Mô hình 1


sử dụng kiểu ánh xạ phân đoạn và có giải mã lặp giữa bộ giải mã LDPC và bộ ánh xạ	
Mô hình hệ thống H-ARQ tích hợp mã LDPC sử dụng kiểu ánh xạ mã Gray và có giải mã lặp giữa bộ giải mã LDPC và bộ ánh xạ	Ký hiệu là Mô hình 2
Mô hình hệ thống H-ARQ tích hợp mã LDPC không sử dụng thực hiện giải mã lặp giữa bộ giải mã LDPC và bộ ánh xạ	Ký hiệu là Mô hình 3
Mô hình hệ thống ARQ không có mã sửa sai	Ký hiệu là Mô hình 4
Mô hình hệ thống LDPC có giải mã lặp giữa bộ ánh xạ sử dụng kiểu phân đoạn và bộ giải mã LDPC	Ký hiệu là Mô hình 5
Mô hình hệ thống chỉ sử dụng mã LDPC	Ký hiệu là Mô hình 6

Các giá trị chuẩn hóa thông lượng được tính toán bằng cách chuẩn hóa thông lượng có ích với thông lượng² của hệ thống H-ARQ tích hợp mã LDPC, ghi tại giá trị E_b/N_0 cao, ví dụ như khi truyền không có lỗi xảy ra. Bộ mã LDPC của hệ thống có tỉ lệ mã $r=0,5$, do đó thông lượng cực đại của mô hình hệ thống H-ARQ tích hợp mã LDPC - Mô hình 2 là 2 bit/symbol, giá trị này được sử dụng làm hệ số chuẩn hóa. Khi so sánh khả năng sửa lỗi và thông lượng có ích của các hệ thống trên, ta thấy mô hình hệ thống H-ARQ tích hợp mã LDPC được thiết kế có độ tăng ích trên 4dB và thông lượng lớn hơn so với hai hệ thống còn lại (hình 3.4). Hình 3.5 so sánh khả năng hoạt động của hệ thống H-ARQ tích hợp mã LDPC có sử dụng giải mã lặp giữa bộ giải ánh xạ kiểu phân đoạn và bộ giải mã LDPC với các mô hình hệ thống ARQ thông thường và mô hình hệ thống chỉ có mã sửa sai LDPC. Ở dải tỉ số tín trên tạp rất cao, hệ thống ARQ có thông lượng lớn hơn hệ thống mã hóa LDPC. Ngược lại trong vòng tỉ số tín trên tạp thấp, thông lượng chuẩn hóa của hệ thống ARQ vào khoảng 0,33, tại vùng tỉ số tín trên tạp thấp, máy thu không thể đạt giá trị BER thấp như mong muốn, do đó nó yêu cầu phát lại nhiều nhất.


² Thông lượng có ích được định nghĩa là tỉ số giữa các bit thông tin đúng trên tổng số các bit được truyền.



Hình 3.4: Khả năng hoạt động của các mô hình hệ thống 1, 5 và 6 khi điều chế 16-QAM và kênh truyền là AWGN



Hình 3.5: Khả năng hoạt động của các mô hình hệ thống 1, 3 và 4 khi điều chế 16-QAM và kênh truyền là AWGN



Hình 3.6: Khả năng hoạt động của các mô hình hệ thống 1 và 2, khi điều chế 16-QAM và kênh truyền là AWGN

Hệ thống H-ARQ tích hợp mã LDPC không sử dụng lặp giải mã giữa bộ giải mã LDPC và bộ giải ánh xạ yêu cầu tỉ số E_b/N_0 cao hơn 3 dB so với hệ thống H-ARQ tích hợp mã LDPC có sử dụng lặp giải mã giữa bộ giải mã LDPC và bộ giải ánh xạ kiểu phân đoạn, đường cong đồ thị tương ứng được vẽ bằng đường liền nét ký hiệu bằng hình tam giác trong hình 3.5. Hệ thống ARQ không sử dụng mã kênh yêu cầu tỉ số E_b/N_0 cao hơn 18dB để đạt được tỉ số $BER \leq 10^{-5}$.

Trong hình 3.6 chúng ta so sánh khả năng hoạt động của hai mô hình hệ thống H-ARQ tích hợp mã LDPC sử dụng bộ ánh xạ kiểm mã Gray và kiểu ánh xạ phân đoạn. Qua quan sát, có thể thấy mô hình hệ thống sử dụng kiểu ánh xạ phân đoạn có khả năng sửa lỗi và thông lượng ra của hệ thống tốt hơn so với kiểu ánh xạ mã Gray khi chỉ dùng 2 lần lặp giải mã giữa bộ giải mã LDPC và bộ giải ánh xạ của bộ điều chế 16-QAM.

Nhận xét:

Các mô hình tích hợp mã LDPC được xem xét trong chương 3 có khả năng hoạt động tốt hơn so với các mô hình hệ thống cơ bản hiện có. Hệ thống V-BLAST tích hợp mã LDPC cho ta thấy khả năng vượt trội của mã LDPC đã được thiết kế trong chương 2 so với các mã thuộc họ mã Turbo được thiết kế từ bộ mã tích hợp RSC-URC. Đặc biệt với độ dài tráo ngắn mô hình hệ thống V-BLAST tích hợp mã LDPC có độ tăng ích trên 4dB so với mô hình hệ thống V-BLAST tích hợp mã RSC-URC. Trong chương 3

cũng đề xuất thiết kế một hệ thống H-ARQ tích hợp mã LDPC đã được thiết kế trong chương 2. Khả năng hoạt động của hệ thống H-ARQ trở nên vượt trội hơn so với các hệ thống thông tin khác kể cả về khả năng sửa lỗi BER và thông lượng đầu ra hệ thống.

KẾT LUẬN

Thực hiện mục tiêu đề ra luận văn đã tiến hành nghiên cứu, xây dựng ma trận sinh và ma trận kiểm tra của mã LDPC, nhằm tối ưu khả năng sửa lỗi của mã LDPC, đã xây dựng, tối ưu hóa các mô hình tích hợp giữa mã LDPC với các hệ thống thông tin nhằm tăng khả năng chống lỗi của hệ thống với độ phức tạp phù hợp. Đề tài đã đạt được các kết quả nghiên cứu và có các đóng góp chính sau đây:

1. Xây dựng mối quan hệ trực tiếp giữa ma trận sinh và ma trận kiểm tra của mã LDPC, nhằm giảm độ phức tạp trong quá trình tính toán xây dựng ma trận sinh của mã LDPC truyền thống. Ma trận sinh của mã LDPC được suy trực tiếp từ ma trận kiểm tra.

2. Xây dựng cấu trúc ma trận thành phần của ma trận sinh bằng các hàm phân bố ngẫu nhiên trong hàng và cột, hiệu quả của quá trình xây dựng này là làm tăng khả năng sửa lỗi của mã LDPC so với các mã LDPC phổ thông từ 0,5dB đến 1dB, tùy theo từng điều kiện cụ thể.

3. Xây dựng mô hình tích hợp giữa mã LDPC và hệ thống V-BLAST, nhằm tăng cường khả năng sửa lỗi của hệ thống tốt hơn với 5dB so với mô hình tích hợp mã URC và V-BLAST, tối ưu các thông số trong hệ thống để giảm thiểu độ phức tạp của hệ thống so với hệ thống URC-VBLAST.

4. Xây dựng mô hình lai ghép giữa mã LDPC và ARQ, nhằm tăng cường khả năng chống lỗi do can nhiễu của đường truyền và thông lượng của hệ thống. Như kết luận trong chương 3, hệ thống lai ghép LDPC và H-ARQ có độ tăng ích lớn hơn 4dB so với các hệ thống H-ARQ khác và hơn 10dB so với hệ thống ARQ không sử dụng mã sửa sai với cùng tỷ lệ bit lỗi $BER \leq 10^{-5}$.

Phương hướng nghiên cứu tiếp theo

- Về mặt lý luận nghiên cứu: Tối ưu các hàm phân bố chuẩn để tạo ra ma trận kiểm tra có khả năng làm tăng khả năng sửa lỗi của mã LDPC trong vùng E_b/N_0 thấp.

- Về mặt thực hành nghiên cứu: Nghiên cứu phát triển, tối ưu các mô hình tích hợp mã LDPC với mã BCH ứng dụng trong các hệ thống truyền hình theo tiêu chuẩn DVB-T2, DVB-C2, DVB-S2.